设为首页 | 加入收藏
文献检索:
  • 压应变SiGe和张应变Si的能带结构研究 免费阅读 下载全文
  • 根据体Si和体Ge的能带结构特点,基于形变势理论,计算了SiGe合金的应变对其能级的影响。静压应变导致能级偏移,单轴应变导致简并能级分裂,使得应变SiGe合金的禁带宽度随应变的增加而减小。共度生长在体Si衬底上的SiGe合金,以及共度生长在体SiGe衬底上的Si,它们的禁带宽度随Ge组份的增加近乎线性减小。完全压应变的Si0.5Ge0.5合金,其禁带宽度从无应变时的0.93eV减小为0.68eV。Ge组份为0.5时,完全张应变的Si,其禁带宽度从无应变时的1.12eV减小为0.85eV。
  • CdS电子结构及光电特性的第一性原理研究 免费阅读 下载全文
  • 研究了各向极化对CdS电子结构及光电特性的影响。采用基于密度泛函理论(DFT)的第一性原理超软赝势方法对CdS基态的电子结构和光电特性进行系统地计算,计算得到CdS是带隙宽带为1.943eV的直接带隙半导体材料。价带主要由S 3p态电子贡献,Cd 4p和Cd 4d态电子贡献较少;导带主要由Cd 4d5s和S 3p态电子决定,S 3s态电子贡献较少。在a、b、c三个方向的极化下研究CdS光学特性的各向异性,沿a方向和b方向极化的各个光学参量都完全相同,静态介电常数为7.234,但沿c方向的静态介电常数为6.273。其它光学参量的各向异性变化与介电函数相同,表明CdS晶体光学性质存在各向异性。计算结果为CdS光电特性的研究提供理论依据。
  • 2~20GHz GaAs超宽带杂谱抑制单片低噪声放大器 免费阅读 下载全文
  • 基于0.15μm GaAs PHEMT低噪声工艺,采用二种不同的电路结构——分布式和负反馈,研制了两种超宽带低噪声放大器芯片,两种芯片都达到了2~20GHz的超宽带要求。两款芯片均使用单电源+5V自偏置供电。分布式低噪声放大器芯片的典型增益为17dB,典型噪声系数为2.5dB,输入驻波≤1.6,输出驻波≤1.9,1dB增益压缩输出功率≥14dBm,电流≤75mA;负反馈低噪声放大器芯片的典型增益≥20dB,典型噪声系数≤3.0dB,输入输出驻波≤2.1,1dB增益压缩输出功率≥14dBm,电流≤60mA。用探索到的杂谱抑制理念,设计的两种放大器在全频带、全温(-55~+125℃)、大小信号输入下均未见到杂波,成功解决了国外同类产品HMC462在低温(-55℃)下存在杂散的严重问题。
  • C波段GaN空间合成固态功率放大器 免费阅读 下载全文
  • GaN功率器件具有高功率密度和高效率的优点,配合高合成密度和高合成效率的功率合成器,可以有效地提高功放的效率和减小功放的体积。开发了一种高密度、高效率的C波段空间功率合成技术,并且基于南京电子器件研究所自主研制的GaN功率器件进行了16路的功率合成,获得了800 W的输出功率和28%的功率附加效率,合成效率达到88%以上。
  • Ka波段4位大波长数控时延器 免费阅读 下载全文
  • 基于0.15μm E/D PHEMT工艺研制了一款28~32GHz用于相控阵雷达的时延器芯片,该芯片是由4位大波长数控时延器及数字驱动器电路组成。为了增强芯片在组件中使用的灵活性,计划分成两块芯片来实现。芯片尺寸分别为1.9mm×2.2mm和2.9mm×2.2mm。实测结果:芯片总插入损耗小于24dB,在28~32GHz带宽内时延步进为33.3ps,最大时延量为500ps,时延精度小于标称值的±3%,寄生调幅小于±0.4dB。该芯片能够抗基于HBM的250V静电电压。
  • 新型三维立体集成接收模块设计与实现 免费阅读 下载全文
  • 讨论了不同种三维集成技术设计方法,利用LGA结构方式设计上下基板间垂直互连,通过垂直过孔与地平面之间寄生参数的优化,达到高频宽带匹配。设计两通道X波段接收模块,将上述垂直互连结构运用到该模块结构设计中,减小模块体积。该接收模块接收增益大于31dB,噪声系数小于3.5dB,移相精度小于4°,体积仅为24mm×15mm×8mm,封装效率达到100%。
  • 基于遗传算法设计的双陷波超宽带天线 免费阅读 下载全文
  • 为了抑制窄带信号对超宽带系统的干扰,利用遗传算法结合时域有限差分法分两次优化设计了一种新型双陷波平面超宽带天线,在3.5~4.2GHz和5~6GHz范围实现了频率阻断,并将天线加工成实物,电压驻波比的实测结果、CST仿真结果和数值计算结果基本一致。分析了天线陷波的原理,并利用仿真软件研究了天线性能。结果显示,所设计的天线具有良好的性能,能够广泛应用于无线通信设备中;该设计理论简单,通用性强,对以后设计陷波超宽带天线具有指导作用和参考价值。
  • 基于槽线与微带过渡结构的高隔离巴伦设计 免费阅读 下载全文
  • 提出了一种基于槽线与微带过渡结构的新型高隔离巴伦。首先,本设计采用槽线与微带的过渡结构,它与魔T的腔体结构类似,能够在工作频段内输出严格平衡的两路信号。同时采用槽线与微带的过渡结构可以使本设计更加紧凑方便地集成于一层基板上,这种紧凑的平面结构可以很好地克服腔体魔T体积大,不易集成的缺点。然后,在距离槽线到微带过渡结构半波长处的输出端口加由电阻和微带线构成的隔离网络,这样就可以产生很好的隔离度。实测结果显示,该巴伦在7~10GHz的插损为1.9dB,隔离度在6.1~11GHz大于17dB,并在6.2~7.3GHz和8~11GHz频段内隔离度大于20dB,两输出端相位差为180°。
  • VDMOS器件高温热载流子效应的研究 免费阅读 下载全文
  • 用二维器件仿真软件Silvaco-Atlas模拟了VDMOS器件工作时产热分布,观察到高温区集中分布在沟道末端及积累层区域。仿真了自加热效应情形下的输出特性曲线,图像显示曲线在达到饱和点后随漏电压增大有下降趋势。结合理论揭示了自加热效应造成器件电学参数退化机理。通过建立衬底电流模型,分析了衬底电流受偏置电压和温度影响的变化过程。结果表明:在偏置电压固定时,衬底电流随温度升高呈先下降后升高的变化过程;在高温和高偏置电压下衬底电流有指数上升趋势,而且正比于阈值电压、饱和漏电流以及传输特性等电学特性的退化。
  • 双芯GCT局部少子寿命控制方法的研究 免费阅读 下载全文
  • 双芯GCT(Dual-GCT)是一种基于传统的非对称GCT提出的一种新型电力半导体器件,同时拥有很低的导通损耗和关断损耗。少子寿命是双芯GCT的关键参数,对其静、动态特性有重要的影响。采用ISE-TCAD软件分析了局部寿命控制对波状基区双芯GCT(CP Dual-GCT)特性的影响,结果表明,通过局部电子辐照和质子辐照实现的局部寿命控制可以改善波状基区双芯GCT的综合特性,降低其损耗。
  • 压接式IGBT芯片的研制 免费阅读 下载全文
  • 基于现有工艺平台开发了一款具有自主知识产权的3 300V/50A非穿通型(NPT)压接式IGBT芯片。该芯片元胞采用平面型结构,元胞注入采用自对准工艺,背发射极采用透明集电极技术。为适用于压接封装,避免压力对MOS沟道的影响,在有源区淀积第二层厚金属铝,并在JFET区上方用场氧垫高。终端采用场环+多级场板复合结构,结合横向的场终止技术,实现高效率的终端结构设计。将此设计进行流片验证,测试结果显示击穿电压4 200V以上,饱和压降3.75V,阈值电压7.1V,实测值和仿真值相差不大。将压接式芯片封装成3 300V/600A压接式模块,饱和压降较芯片级偏小0.05V。
  • 宽温度范围高精度带隙基准电压源的设计 免费阅读 下载全文
  • 为了满足市场对宽温度范围、高精度带隙基准电压源的需求,本文设计制作了一种新型带隙基准电压电路。设计采用多点曲率补偿技术,在温度较低时采用指数频率补偿,高温时采用亚阈值指数曲率补偿。采用电压-电流转换器对分段补偿电流在输出端进行整合,进而在-55150℃的温度范围内进行补偿,得到低温度系数的基准电压。设计的电路采用CSMC 0.5μm CMOS工艺验证,结果表明:5V电源电压下,输出1.25V的基准电压;在-55150℃的温度范围内温度系数为2.5×10-6/℃,在低频时,PSRR为-66dB。带隙基准电压源芯片面积为0.40mm×0.45mm。
  • 投射电容式触控芯片的研究与设计 免费阅读 下载全文
  • 提出了一种新型的投射电容式触控信号检测方案,该方案采用单端驱动-差分感应方式,可提高信噪比,并消除"鬼点"的影响。基于该方案完成了芯片的设计和测试,该芯片可应用于48通道、127~178mm的投射电容式触摸屏,支持多点触摸功能。采用0.13μm CMOS工艺设计和实现了投射电容式触控芯片,芯片的信噪比为21.2dB,面积为1.9mm×2.2mm。芯片的数字和模拟工作电压分别为1.8V和3.3V,静态和动态电流分别为98μA和736μA。该芯片可以支持400kHz的工作频率。
  • 一种用于FPGA的可配置存储器设计 免费阅读 下载全文
  • 设计了一种用于FPGA中的同步、双端口、容量为4kbit、可配置的存储器模块(Block RAM,BRAM)。BRAM以阵列形式内嵌在FPGA内部,是FPGA的主要模块之一。该BRAM可实现1、2、4、8、16bit 5种不同的数据位宽,且具有数据初始化及回读验证的功能。本文分别对BRAM的逻辑层、配置层、布线层进行了描述,重点介绍了逻辑层中时序控制电路和配置层中配置电路的结构和实现方法。基于0.18μm 5层金属SOI CMOS工艺完成BRAM设计实现,并对BRAM进行了仿真,功能仿真结果符合时序控制电路和配置电路的预期设计目标,性能仿真表明其工作频率可达200 MHz。
  • 氮氢混合等离子体处理对SiC MOS电容可靠性的影响 免费阅读 下载全文
  • 研究了ECR(Electron cyclotron resonance)氮氢混合等离子体表面处理及氧化后退火处理工艺对SiC MOS电容可靠性的影响。通过I-V特性及经时击穿特性测试对处理后样品可靠性进行评价,结果表明经过ECR氮氢混合等离子体氧化后退火处理后,样品绝缘性、击穿电荷量及寿命等可靠性能均明显提高,再经过ECR氮氢混合等离子体表面处理后样品可靠性进一步提升,预计在3 MV/cm场强下平均寿命可达到10年左右。通过C-V特性测试及界面组成分析对改善样品可靠性的物理机理进行研究,发现ECR氮氢混合等离子体处理可以有效的降低界面态密度,其中氧化后退火处理很好地钝化了SiOxCy和碳团簇等界面缺陷,而表面处理使SiC表面平整化,有效降低表面态密度,抑制了界面态的产生,进而共同增强了SiC MOS电容的可靠性。
  • LaON钝化层改善HfTiO高k栅介质Ge MOS电容电特性(英文) 免费阅读 下载全文
  • 采用溅射法淀积一层LaON薄膜作为钝化层,制备了HfTiO栅介质Ge MOS电容,并对它们的电特性进行了仔细研究。HfTiO/LaON堆栈栅介质Ge MOS电容呈现出许多比HfTiO Ge MOS电容更好的电特性,如更低的界面态密度(4.5×1011eV-1/cm2)、更小的栅极漏电流(1.08×10-5A/cm2at Vfb+1 V)和更大的k值(24.8)。获得这些结果的机理在于LaON钝化层能有效阻止O、Ti、Hf和Ge的相互扩散,从而抑制HfGeTiO界面层的生长。HfTiO/LaON是高质量Ge MOS器件有前途的高k栅介质。
  • 0.5mm节距数模混合陶瓷封装外壳加工工艺研究 免费阅读 下载全文
  • 采用多层高温共烧陶瓷工艺制作了外形尺寸为21.0mm×8.8mm×2.0mm、引线节距为0.5mm的数模混合集成电路封装外壳,研究了加工工艺对外壳性能的影响。结果表明,采用稳定生瓷片尺寸、精密制版、提高钨金属化浆料流变性、优化印刷参数设置等能够使外壳微波传输线的连续性得到改善。
  • 90GHz输出功率为1.1W的W波段GaN单片研制 免费阅读 下载全文
  • <正>南京电子器件研究所成功制备了一种W波段的GaN三级放大电路。采用电子束直写工艺制备了栅长为100 nm的AlGaN/GaN T型栅,其结构见图1。直流测试最大电流密度为1.3 A/mm,最大跨导为430 mS/mm;小信号测试外推其fT和fmax分别为90 GHz及210 GHz(如图2所示)。采用该工艺制备的三级放大电路在75-110 GHz进行测试,其最大小信号增益为21 dB(如图3所示)。该单片在90GHz处的最大输出功率可达1.117 W(如图4所示),功率附加效率为13%,功率增益为11dB,功率
  • 压应变SiGe和张应变Si的能带结构研究(周志文;叶剑锋;李世国)
    CdS电子结构及光电特性的第一性原理研究(骆远征;岑伟富;邓永荣)
    2~20GHz GaAs超宽带杂谱抑制单片低噪声放大器(彭龙新;牛超;凌显宝;凌志健)
    C波段GaN空间合成固态功率放大器(成海峰;徐建华)
    Ka波段4位大波长数控时延器(潘晓枫;李信;徐波)
    新型三维立体集成接收模块设计与实现(周骏;沈亚;顾江川)
    基于遗传算法设计的双陷波超宽带天线(刘汉;尹成友;高卫东;刘伟)
    基于槽线与微带过渡结构的高隔离巴伦设计(张海超;唐宗熙)
    VDMOS器件高温热载流子效应的研究(储晓磊;高珊;李尚君)
    双芯GCT局部少子寿命控制方法的研究(王彩琳;刘雯娇;杨晶)
    压接式IGBT芯片的研制(高明超;韩荣刚;赵哿;刘江;王耀华;李立;李晓平;乔庆楠;金锐;温家良)
    宽温度范围高精度带隙基准电压源的设计(王永顺;崔玉旺;赵永瑞;汪再兴;刘倩)
    投射电容式触控芯片的研究与设计(詹思维)
    一种用于FPGA的可配置存储器设计(高闯;吴利华;芳罗;家俊)
    氮氢混合等离子体处理对SiC MOS电容可靠性的影响(王晓琳;刘冰冰;秦福文;王德君)
    LaON钝化层改善HfTiO高k栅介质Ge MOS电容电特性(英文)(徐火希;徐静平)
    0.5mm节距数模混合陶瓷封装外壳加工工艺研究(唐利锋;庞学满;陈寰贝;李永彬;夏庆水;曹坤)
    90GHz输出功率为1.1W的W波段GaN单片研制(吴少兵;王维波;高建峰)
    《固体电子学研究与进展》封面

    关于我们 | 网站声明 | 合作伙伴 | 联系方式 | IP查询
    金月芽期刊网 2017 触屏版 电脑版 京ICP备13008804号-2